

Sistema di ingresso e uscita

CORSO DI ARCHITETTURA DEGLI ELABORATORI E LABORATORIO

GABRIELLA VERGA

Introduzione


Il calcolatore dovrebbe avere l'abilità di scambiare informazioni con una vasta varietà di dispositivi. Per il trasferimento dei dati fra processore, memoria e dispositivi I/O si usa una rete di interconnessione.

BUS: il bus è la più semplice struttura di interconnessione fra processore, memoria e periferiche (tramite le loro interfacce).

Il bus è un insieme di linee parallele per la comunicazione fra una coppia di dispositivi alla volta.

Ruoli dei due dispositivi coinvolti in un trasferimento di dati:


- Master: dispositivo che dà inizio all'operazione, ovvero richiede il trasferimento (lettura o scrittura).
- Slave: dispositivo che risponde alla richiesta.



Struttura del bus

Spesso è partizionato in tre insiemi di linee:

- Linee degli indirizzi: contenente l'indirizzi dei registri dell'unità slave.
- Linee dei dati: contenente i dati trasmessi.
- Linee di controllo: contenenti comandi relativi all'operazione sul bus e bit di sincronizzazione.



Unificazione degli spazi di indirizzamento di memoria e I/O (Memory-mapped I/O): ogni interfaccia decodifica l'indirizzo e se questo appartiene all'insieme proprio dell'interfaccia, reagisce ai segnali di controllo e accede alle linee dati.


A ciascun dispositivo di I/O è associato un gruppo di indirizzi univoco per i registri nella sua interfaccia.

Interfacce di I/O

Le tre parti del bus connettono parti distinte delle interfacce. I dispositivi di I/O sono collegati al bus attraverso le Interfacce di I/O.

Le interfacce di I/O contengono:

- Decodificatore di indirizzi: per sapere se rispondere alla richiesta.
- Circuiti di controllo: per sapere che tipo di operazione eseguire.
- Registri di dati, stato e controllo: per gestire la richiesta



Funzionamento del bus

Le linee di controllo:

- comandano il tipo di operazione da eseguire (ad esempio R/W). In genere tra le linee di controllo, vi è il bit $R/\overline{W}$ in cui lettura è attiva alta e scrittura è attiva bassa: se la linea vale 1 il processore vuol fare un'operazione di lettura, se vale 0 vuole fare un'operazione di scrittura.
- contiene delle linee che specificano la dimensione del dato corrente, se il bus è capace di trasferire dati di diverse dimensioni, ad esempio byte, parola o doppia parola.
- Segnalano il tempo e quindi la sincronizzazione fra le varie unità: il momento in cui processore e periferiche devono mettere il dato sul bus o acquisirlo dal bus.

I protocolli si dividono in due famiglie: bus **sincroni** e bus **asincroni**.

Bus sincrono

- Un segnale di clock è distribuito tramite una linea del bus a tutte le unità collegate.
- Un ciclo di clock è il tempo che intercorre tra un fronte di salita (o discesa) ed il successivo.
- L'operazione di trasferimento tramite bus è divisa in cicli di bus. Un ciclo di bus può durare 1 o + cicli di clock.

Diagramma temporale


Ogni riga rappresenta lo stato di uno o di un gruppo di segnali. Le ascisse rappresentano il tempo.

Se il segnale nella riga è **singolo**:

- Linea alta: segnale a 1
- Linea bassa: segnale a 0

Se la riga rappresenta un **gruppo** di segnali:


- Doppia linea: bit con valore differente tra loro (il valore di ogni bit può essere scritto tra le linee).
- Incrocio linee: cambio valore dei bit.
- Linea centrale: valore indefinito, non significativo o linea disattivata.



Bus sincrono semplice (lettura)

Prima fase $[t_0 - t_1]$: all'istante t_0 l'unità master **emette** l'indirizzo della parola di memoria (o periferica) e **comandi** $R/\bar{W} = 1$ e **dimensione** dato. La linea dati da t_0 a t_1 non contiene valori significativi. Lo slave riconosce il suo indirizzo e legge i comandi.

Seconda fase $[t_1 - t_2]$: lo slave **scrive** i dati sul bus e a fine ciclo di clock i dati vengono scritti (dal master) su dei registri del master, al tempo t_2 .



Ritardi di propagazione


I segnali impiegano del tempo a percorrere i circuiti.

$[t_0 - t_{IP}]$: tempo che il master impiega a produrre e **immettere** sul bus i segnali (t_{IP} = *tempo di Indirizzo unità principale*).

$[t_{IP} - t_{IS}]$: tempo che impiegano i segnali a percorrere il bus e **raggiungere** l'unità **slave**.

$[t_1 - t_{DS}]$: tempo che lo slave impiega a produrre e **immettere** sul bus i dati (t_{DS} = *tempo di Dato unità Secondario*).

$[t_{DS} - t_{DP}]$: tempo che impiegano i segnali a percorrere il bus (t_{DP} = *tempo di Dato unità Principale*).



Trasferimento multiciclo


Usato nel caso l'unità slave necessiti di diversi cicli per rispondere (i.e. accessi di memoria).

Con il protocollo a più cicli si avrà il segnale di conferma dallo slave (Slave-pronto).

Segnale di controllo **Slave-pronto** messo a 1 dallo slave quando i dati sono stati immessi nel Bus.

Il master scrive i dati nei registri e termina il trasferimento quando Slave-pronto = 1.

Il segnale di Slave rappresenta una sorta di riscontro mandato all'unità master per informarla che sulle linee di dato del bus è stato mandato un dato valido che ormai è in viaggio (riscontro solo dell'unità slave).



Bus asincrono

Nessun segnale di clock condiviso tra master e slave.

Sincronismo ottenuto tramite una procedura di **handshake** (stretta di mano o mutuo accordo).

Due segnali di riscontro usate per handshake:

- Master-pronto: attivata quando il master è pronto all'operazione e disattivata quando viene espletata (segnalazione).
- Slave-pronto: usata per riscontrare l'unità master (riscontro).

Bus asincrono (lettura)


Il *master* manda indirizzo e comando e quindi mette **alta** la linea Master-pronto.

Le unità decodificano l'indirizzo e interpretano il comando.

L'unità *slave* indirizzata **mette il dato** e **alza** la linea Slave-pronto.

Il *master* vista l'attivazione di Slave-pronto **disattiva** Master-pronto, toglie indirizzo e comando e legge il dato.

Il ritardo nell'attivazione del master-pronto [t_0 e t_1] è dovuto allo sfasamento temporale (**skew**) tra unità slave.



Bus asincrono (scrittura)


Ad inizio operazione il master inserisce nel bus indirizzo, comandi (R/W = 0) e dati da scrivere.

Master-pronto viene **nesso** a 1 (ritardato per tener conto dello sfasamento).

L'unità *slave* riscontra la scrittura dei dati **mettendo** a 1 Slave-pronto.

Ricevuto il riscontro, l'unità *master* **disattiva** Master-pronto e **rimuove i dati** dal bus.

L'unità *slave* **disattiva** Slave-pronto.



Bus sincrono vs Bus asincrono

BUS SINCRONO	BUS ASINCRONO
✗ si deve distribuire lo stesso segnale di clock a tutte le unità, e tenere sotto controllo i ritardi poiché non posso eccedere limiti molto stretti.	✓ il protocollo grazie alla procedura di handshake fa a meno del segnale di clock. ✓ gli eventuali ritardi (dovuti a sfasamenti temporali, carico elettrico sul bus) mutevoli, si riescono ad accettare, poiché la temporizzazione dei segnali di controllo si adatta alla nuova situazione.
✓ si devono considerare solo 2 ritardi di viaggio. Le frequenze di trasferimento sono più elevate e per unità lente basta aggiungere cicli di clock per prolungare l'operazione di trasferimento.	✗ la procedura di handshake limita la frequenza di trasferimento, poiché i segnali di handshake devono viaggiare avanti e indietro per tutto il bus due volte.

La maggior parte dei calcolatori attuali usa bus sincroni.

Porta a tre stati

In ogni momento un solo dispositivo può essere abilitato all'invio del segnale, tutti gli altri devono avere i loro bus driver disabilitati → si usano **porte a tre stati** (tri-state).

Ha un ingresso di controllo che lo usa per abilitare e disabilitare la porta.

Quando è abilitata: essa pilota il bus con 1 o 0.

Quando è disabilitata: è disconnessa dal bus.

Arbitraggio del bus

Più dispositivi collegati al bus possono avere il ruolo di master (processore, controllori di I/O), quindi due dispositivi potrebbero aver bisogno di accedere ad un certo slave allo stesso momento.


La decisione viene presa per mezzo di un processo di arbitraggio effettuato da un circuito arbitro.

- Ciascun dispositivo invia una richiesta di uso.
- L'arbitro associa una priorità ai dispositivi e se ne riceve richieste allo stesso tempo concede la priorità al dispositivo a priorità più alta.
- La priorità può derivare dalla necessità di accedere al bus senza ritardi per evitare errori.

Processo di arbitraggio

Si consideri il caso in cui un singolo bus sia la risorsa condivisa.

Due master, due linee di richiesta del bus (BR1 e BR2) e due linee per concedere (grant) il bus (BG1, BG2).




Esempio di Arbitraggio

Tre master con priorità decrescente: master 1 priorità più alta.

Il master due invia la richiesta BR2 e non essendoci altre richieste ottiene l'uso BG2. Quando completa la sua operazione di trasferimento rilascia il bus disattivando BR2.

Quindi, entrambi i master 1 e 3 avevano attivato la richiesta, ma 1 ha priorità e BG1 viene attivato dopo che BG2 è stato disattivato.

Quando BR1 viene disattivato, BG1 viene disattivato e BG3 viene attivato.



Sistema di ingresso e uscita

CORSO DI ARCHITETTURA DEGLI ELABORATORI E LABORATORIO

GABRIELLA VERGA